This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-294650

(43) Date of publication of application: 20.10.2000

(51)Int.CI.

H01L 21/82 G06F 17/50 H01L 29/00

(21)Application number : 11-098013

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

05.04.1999

(72)Inventor: KIMURA SHINICHI


TSUJIKAWA HIROYUKI

(54) METHOD AND DEVICE FOR VERIFYING LATCH UP

(57)Abstract:

PROBLEM TO BE SOLVED: To provide high-accuracy latch-up verification to the layout data of a semiconductor integrated circuit.

SOLUTION: In a method for verifying latch-up, such processes that well areas, transistor areas, and substrate contact areas are extracted from the layout data of a semiconductor integrated circuit and oversize values are individually set from the extracted information are sequentially executed. Then, after oversizes are sequentially executed (oversize areas demarcation) by using the set oversize values, verified results are outputted by regarding the transistor area existing outside an oversized substrate contact area as an error area.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-294650 (P2000-294650A)

(43)公開日 平成12年10月20日(2000.10.20)


(51) Int.Cl.' H 0 1 L 21/82	設別記号	FI STATE	テーマコート*(参考)	
•		H01L 21/82	T 5B046	
G06F 17/50		29/00	5 F O 6 4	
H01L 29/00		G06F 15/60	6 6 6 S	
			6 6 6 C	
			666L	
		審査請求 未請求	請求項の数25 OL (全 15 頁)	
(21)出顧番号	特顧平11-98013	(71)出願人 0000058	(71)出願人 000005821 松下電器産業株式会社	
		松下電器		
(22)出顧日	平成11年4月5日(1999.4.5)	大阪府門真市大字門真1006番地 (72)発明者 木村 慎一		
		大阪府門	真市大字門真1006番地 松下電器	
		産業株式		
•		(72)発明者 辻川 消	· · · · ·	
			真市大字門真1006番地 松下電器	
•		産業株式		
		(74)代理人 1000738	· · · ·	
			·	
			46 AAO8 BAO4 DAO2 JAO2 KAO6	
			34 BB35 CC12 EE35 EE36 HH06	
		DF00		
			HH09 HH10 HH13 HH14	

(54) 【発明の名称】 ラッチアップ検証方法及び検証装置

(57) 【要約】

【課題】 半導体集積回路のレイアウトデータに対し、 高精度のラッチアップ検証を提供する。

【解決手段】 半導体集積回路のレイアウトデータから、ウエル領域とトランジスタ領域と基板コンタクト領域を抽出して、その抽出情報より、個々にオーバーサイズ値を設定していく処理を順次実行し、その設定したオーバーサイズ値にて、オーバーサイズを順次実行した(オーバサイズ領域の画定)後、オーバーサイズした基板コンタクト領域の領域外に存在するトランジスタ領域をエラー領域として検証結果を出力する。



【請求項1】 半導体基板上に形成される半導体集積回路のレイアウトデータから、ウエル領域とトランジスタ 領域と基板コンタクト領域とを抽出し、これら各抽出情報に基づいて、オーバーサイズ値を個々に設定する工程 を順次実行することにより、レイアウトデータのラッチアップ検証を実行することを特徴とするラッチアップ検証を実行することを特徴とするラッチアップ検証方法。

1.

【請求項2】 オーバーサイズ値を格納するデータベースを作成する工程と、

前記レイアウトデータから、ウエル領域を抽出する第1 の抽出工程と、

前記レイアウトデータから、トランジスタ領域を抽出する第2の抽出工程と、

前記レイアウトデータから、基板コンタクト領域を抽出 する第3の抽出工程と、

前記第1乃至第3の抽出工程より得られた前記抽出情報に ンタクト領域で 基づいて、オーバーサイズ値データベースを参照してオ ある場合には、 一バーサイズ値を決定するオーバーサイズ決定工程と、 前記オーバーサイズ値に基づいてオーバーサイズ領域を 20 ップ検証方法。 画定する工程と、 【請求項11】

前記画定工程で画定されたオーバーサイズ領域内にトランジスタ領域が含まれているか否かによってラッチアップ検証を実行する工程とを含むことを特徴とする請求項1記載のラッチアップ検証方法。

【請求項3】 前記オーバーサイズ決定工程は、前記半導体集積回路の各トランジスタ領域の構造的条件または使用条件に基づいて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項2記載のラッチアップ検証方法。

【請求項4】 前記オーバーサイズ決定工程は、前記トランジスタ領域と前記ウェル領域と前記基板コンタクト領域との位置関係にもとづいて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項3に記載のラッチアップ検証方法。

【請求項5】 前記オーバーサイズ決定工程は、前記ウエル領域と前記トランジスタ領域の距離にもとづいて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項4に記載のラッチアップ検証方法。

【請求項6】 前記オーバーサイズ決定工程は、前記ウエル領域と前記基板コンタクト領域との距離にもとづいて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項4に記載のラッチアップ検証方法。

【請求項7】 前記オーバーサイズ決定工程は、トランジスタ領域の大きさを考慮して、オーバーサイズ値を決定するように構成されていることを特徴とする請求項3に記載のラッチアップ検証方法。

【請求項8】 前配オーバーサイズ決定工程は、トランジスタ領域のゲート幅およびまたはゲート長を考慮し

て、オーバーサイズ値を決定するように構成されている ことを特徴とする請求項3に記載のラッチアップ検証方 法。

【請求項9】 前記オーバーサイズ決定工程は、前記半 導体集積回路の各トランジスタ領域の電流能力に応じ て、オーバーサイズ値を決定するように構成されている ことを特徴とする請求項3に記載のラッチアップ検証方 法。

【請求項10】 前記半導体集積回路は、サリサイド配 10 線構造を備え、前記基板コンタクト領域が、ヴィアホールを介して前記半導体基板内にコンタクトするヴィアホール含有コンタクト領域と、ヴィアホールを介して前記 半導体基板内にコンタクトすることなく基板表面に形成された表面コンタクト領域とからなり、

前記オーバーサイズ決定工程は、前記基板コンタクト領域が、ヴィアホール含有コンタクト領域であるか表面コンタクト領域であるかを判断し、表面コンタクト領域である場合には、オーバーサイズ値を縮小するように構成されていることを特徴とする請求項3に記載のラッチアップ検証方法。

【請求項11】 オーバーサイズ値データベースが、前 記半導体集積回路の各トランジスタ領域の構造または電 気的特性をパラメータとする関数で構成されており、前 記関数によりオーバーサイズ値を決定することを特徴と する請求項1または請求項2記載のラッチアップ検証方 法。

【請求項12】 オーバーサイズ値データベースが、前 記半導体集積回路の各トランジスタ領域の構造または電 気的特性からなるパラメータを含む表で構成されてお

【請求項13】 前記オーバーサイズ値が水平方向と垂直方向で異なることを特徴とする請求項1または請求項2記歳のラッチアップ検証方法。

【請求項14】 オーバーサイズ値が水平方向における 左右または垂直方向における上下で異なるオーバーサイ ズ値をとるように構成したことを特徴とする請求項1ま たは請求項2記載のラッチアップ検証方法。

40 【請求項15】 半導体基板上に形成される半導体集積 回路のレイアウトデータから、ウエル領域とトランジス 夕領域と基板コンタクト領域との情報を抽出し、各抽出 情報に基づいて、オーバーサイズ値を個々に設定する工 程を順次実行することにより、レイアウトデータのラッ チアップ検証を実行するように構成されたことを特徴と するラッチアップ検証装置。

【請求項16】 オーバーサイズ値を格納するデータ ベースと、

前記レイアウトデータから、ウエル領域を抽出する第1 50 の抽出手段と 前記レイアウトデータから、トランジスタ領域を抽出する第2の抽出手段と、

前記レイアウトデータから、基板コンタクト領域を抽出 する第3の抽出手段と、

前配第1万至第3の抽出手段より得られた前記抽出情報に基づいて、前記データベースを参照してオーバーサイズ値を決定する決定手段と、

前記オーバーサイズ値に基づいてオーバーサイズ領域を 画定する画定手段と、

前記画定手段で画定されたオーバーサイズ領域内にトランジスタ領域が含まれているか否かを判定することによりラッチアップ検証を実行する検証手段とを含むことを特徴とする請求項15に記載のラッチアップ検証装置。

【請求項17】 前記決定手段は、前記半導体集積回路の各トランジスタ領域の構造または電気的特性に基づいて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項16記載のラッチアップ検証装置。

【請求項18】 前記決定手段は、前記トランジスタ領域と前記ウェル領域と前記基板コンタクト領域との位置 20 関係にもとづいて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項17に記載のラッチアップ検証装置。

【請求項19】 前記決定手段は、前記ウエル領域と前記トランジスタ領域の距離にもとづいて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項18に記載のラッチアップ検証装置。

【請求項20】 前記決定手段は、前記ウエル領域と前記基板コンタクト領域との距離にもとづいて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項18に記載のラッチアップ検証装置。

【請求項21】 前記決定手段は、トランジスタ領域の 大きさを考慮して、オーバーサイズ値を決定するように 構成されていることを特徴とする請求項17に記載のラ ッチアップ検証装置。

【請求項22】 前記決定手段は、トランジスタ領域の ゲート幅およびまたはゲート長を考慮して、オーバーサ イズ値を決定するように構成されていることを特徴とす る請求項16に記載のラッチアップ検証装置。

【請求項23】 前記決定手段は、前記半導体集積回路の各トランジスタ領域の電流能力に応じて、オーバーサイズ値を決定するように構成されていることを特徴とする請求項16に記載のラッチアップ検証装置。

【請求項24】 前記データベースが、前記半導体集積回路の各トランジスタ領域の構造または電気的特性をパラメータとする関数で構成されており、前記関数によりオーバーサイズ値を決定することを特徴とする請求項15または請求項16記載のラッチアップ検証装置。

【請求項25】 オーバーサイズ値データベースが、前 記半導体集積回路の各トランジスタ領域の構造または電 50

気的特性からなるパラメータを含む表で構成されており、前記表によりオーバーサイズ値を決定することを特徴とする請求項15または請求項16記載のラッチアップ検証装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路の レイアウトデータに対するラッチアップ検証方法及び検 証装置に関するものである。

10 [0002]

【従来の技術】近年、半導体集積回路の微細化に伴い、ラッチアップを要因とする半導体集積回路の動作不良による問題が増大してきている。CMOS半導体集積回路は、微細化、高集積化が進むにつれて、寄生トランジスタが形成され、PNPパイポーラトランジスタあるいはNPNパイポーラトランジスタのいずれかに何らかのきっかけで順方向のベース電流が流れるという現象が生じた場合、PNPおよびNPNの両パイポーラトランジスタが共にオンし、正帰還状態となり電源供給を止めない限り、オン状態が終了しなくなるというラッチアップ現象が発生することが知られている。

【0003】その対策の一つとして、レイアウトデータによるラッチアップ検証方法が挙げられる。

【0004】従来、この種のラッチアップ検証方法は、少なくとも、ウエル領域抽出ステップとトランジスタ領域抽出ステップと基板コンタクト領域抽出ステップと、オーバーサイズ実行ステップと、ラッチアップ検証ステップを備えており、基板コンタクト領域とトランジスタ領域との距離を検証材料としていた。(特開平7-130965号公報)。

【0005】以下、従来のラッチアップ検証方法について説明する。

【0006】図13は、従来のラッチアップ検証方法のフローチャートであり、入力レイアウトデータD1に基づいて、あらかじめ設定されているオーバーサイズ値にしたがって、基板コンタクト領域とトランジスタ領域との距離が、十分にラッチアップのおそれがないものであるか否かを検証し、ラッチアップ検証結果データD12を得るようにしたものである。すなわち、ウエル領域を抽出するステップS1と、トランジスタ領域を抽出するステップS2と、基板コンタクト領域を抽出するステップS3と、プロセス毎に設定された値で基板コンタクト領域からの安全圏を描くいわゆるオーバーサイズ領域すなわち安全圏からはみだしていないかどうかを検証するラッチアップ検証ステップS7とから構成されている。

【0007】以上のように構成されたラッチアップ検証. 方法について、以下にその動作を詳細に説明する。

' 【0008】まず、入力レイアウトデータD1より、ス

テップS1にてウエル領域を抽出する。次に、入力レイ アウトデータD1より、ステップS2にてトランジスタ 領域を抽出する。その次に、入力レイアウトデータD1 より、ステップS3にて基板コンタクト領域を抽出す る。前記ステップS1と前記ステップS2と前記ステッ プS3により抽出されたデータから、プロセス毎に設定 された一定の値をオーバーサイズデータとして用いて、 基板コンタクト領域からの安全圏(オーバーサイズ領 域)を描画し、ステップS16によりオーバーサイズ工 程を実行する。前記ステップS16によりオーバーサイ ズ工程を実行された安全圏すなわち、オーバーサイズエ 程によって拡大(オーバーサイズ)された基板コンタク ト領域と前記ステップS2で抽出されたトランジスタ領 域の論理演算を行なって、前記オーバーサイズ工程によ り設定された基板コンタクト領域のオーバーサイズ領域 外に存在するトランジスタ領域を抽出するステップS7 を実行することにより、ラッチアップ検証を実行する。 前記ステップS7によりラッチアップ検証結果データD 12を得る。

[0009]

【発明が解決しようとする課題】 しかしながら、前記従来のラッチアップ検証方法では、オーバーサイズ値がプロセス毎に一定の値に設定されているため、精度の高いラッチアップ検証が出来ないという問題があった。

【0010】本発明は、前記従来の問題点を解決するもので、精度の高いラッチアップ検証方法を提供することを目的とする。

[0011]

【課題を解決するための手段】本発明は前記目的を達成するため、レイアウトデータに対するラッチアップ検証 30を行なう場合に、レイアウトデータよりウエル領域とトランジスタ領域と基板コンタクト領域を抽出した後、前記領域の抽出情報により、オーバーサイズ値を個々に設定して、基板コンタクト領域へのオーバーサイズ工程を実行することにより、オーバサイズ領域を設定し、トランジスタ領域がこのオーバサイズ領域に含まれているか否かを判断することにより、ラッチアップ検証を高精度に実行することが可能となる。

【0012】本発明の請求項1のラッチアップ検証方法では、半導体基板上に形成される半導体集積回路のレイアウトデータから、ウエル領域とトランジスタ領域と基板コンタクト領域の各抽出情報に基づいて、オーバーサイズ値を個々に股定する工程を順次実行することにより、レイアウトデータのラッチアップ検証を実行することを特徴とする。

【0013】かかる構成によれば、半導体基板上に形成される半導体集積回路のレイアウトデータから、ウエル領域とトランジスタ領域と基板コンタクト領域の各抽出情報に基づいて、オーバーサイズ値を個々に設定するため、種々の条件を考慮して判断することができるため、

高精度の検証が可能となる。すなわち、ラッチアップの 危険性は、半導体基板の導電型および、キャリア濃度、 コンタクト領域の大きさ、ウェルからの距離をはじめと する各領域の位置関係などの構造的条件と、電流能力 (電気的特性) などの使用条件とに、大きく依存する。 したがって、これらの条件を考慮してオーバーサイズ領 域を設定することにより、ラッチアップ検証精度が大幅 に向上する。

【0014】本発明の請求項2では、請求項1のラッチ
アップ検証方法において、 オーバーサイズ値を格納するデータベースを作成する工程と、前記レイアウトデータから、ウエル領域を抽出する第1の抽出工程と、前記レイアウトデータから、トランジスタ領域を抽出する第2の抽出工程と、前記レイアウトデータから、基板コンタクト領域を抽出する第3の抽出工程と、前記第1乃至第3の抽出工程より得られた前記抽出情報に基づいて、オーバーサイズ値データベースを参照してオーバーサイズ値を決定する決定工程と、前記オーバーサイズ値を表でする大定工程と、前記オーバーサイズ値を決定する大定工程と、前記オーバーサイズ値に基づいてオーバーサイズ領域を画定する工程と(オーバサイズ領域内にトランジスタ領域が含まれているか否かによってラッチアップ検証を実行する工程とを含むことを特徴とする。

【0015】上記構成によれば、オーバーサイズ値をデータベースに格納しておき、ウェル領域、トランジスタ領域および基板コンタクト領域の抽出情報に基づき、オーバーサイズ値データベースを参照してオーバーサイズ値を決定しているため、請求項1と同様きわめて高特度のラッチアップ検証が可能となる。

30 【0016】本発明の請求項3では、請求項2記載のラッチアップ検証方法において、前記オーバーサイズ決定 工程は、前記半導体集積回路の各トランジスタ領域の構造的条件または使用条件に基づいて、オーバーサイズ値を決定するように構成されていることを特徴とする。

【0017】上記構成によれば、オーバーサイズ値は、 前記半導体集積回路の各トランジスタ領域の構造または 電気的特性に基づいて、決定されるため、より高精度の ラッチアップ検証が可能となる。

【0018】本発明の請求項4では、請求項3に記載の 40 ラッチアップ検証方法において、前記オーバーサイズ決 定工程は、前記トランジスタ領域と前記ウェル領域と前 記基板コンタクト領域との位置関係にもとづいて、オー バーサイズ値を決定するように構成されていることを特 彼とする。

【0019】本発明の請求項5では、請求項4に記載のラッチアップ検証方法において、前記オーバーサイズ決定工程は、前記ウエル領域と前記トランジスタ領域の距離にもとづいて、オーバーサイズ値を決定するように構成されていることを特徴とする。

🤈 【0020】本発明の請求項6では、請求項4に記哉の

ラッチアップ検証方法において、前記オーバーサイズ決 定工程は、前記ウエル領域と前記基板コンタクト領域と の距離にもとづいて、オーバーサイズ値を決定するよう に構成されていることを特徴とする。

【0021】かかる構成によれば、前記オーバーサイズ 決定工程は、前記トランジスタ領域と前記ウェル領域と 前記基板コンタクト領域との位置関係にもとづいて、オ ーパーサイズ値を決定しているため、より高精度のラッ チアップ検証を行うことが可能となる。たとえばウェル くなるため、オーバサイズ値は大きくすることができる など、位置関係によってラッチアップの発生状況は大き く異なり、これを考慮することにより、より高精度のラ ッチアップ検証を行うことが可能となる。

【0022】本発明の請求項7では、請求項3に記載の ラッチアップ検証方法において、前記オーバーサイズ決 定工程は、トランジスタ領域の大きさを考慮して、オー バーサイズ値を決定するように構成されていることを特 徴とする。

【0023】かかる構成によれば、トランジスタ領域の 大きさを考慮して、トランジスタ領域のオーパーサイズ 値を決定するようにしているため、より高精度のラッチ アップ検証を行うことが可能となる。トランジスタ領域 は大きいほど、オーバサイズ値を大きくすることが必要 であり、これを考慮することにより、より高精度のラッ チアップ検証が可能となる。

【0024】本発明の請求項8では、請求項3に記載の ラッチアップ検証方法において、前記オーバーサイズ決 定工程は、トランジスタ領域のゲート幅およびまたはゲ ート長を考慮して、オーバーサイズ値を決定するように 30 構成されていることを特徴とする。

【0025】かかる構成によれば、トランジスタ領域の ゲート幅およびまたはゲート長を考慮して、オーバーサ イズ値を決定するようにしているため、より高精度のラ ッチアップ検証を行うことが可能となる。ゲート幅が大 きいほど、より大きな電流を流すことができ、ラッチア ップは生じにくくなる。したがってゲート幅が大きいほ ど、トランジスタ領域のオーバーサイズ値は小さくすれ ばよい。またゲート長が大きいほどチャネル抵抗が大き くなり、ラッチアップは生じやすくなる。したがってゲ ート長が大きいほど、トランジスタ領域のオーバーサイ ズ値は大きくする必要がある。このように、ゲート幅、 ゲート長を考慮することにより、より高精度のラッチア ップ検証が可能となる。一方、基板コンタクト領域のオ ーパーサイズ値で調整する場合は、ゲート幅が大きいほ ど、基板コンタクト領域のオーバーサイズ値は大きくす る必要があるというように逆になる。ただし、トランジ スタ領域のオーバサイズ値を調整するほうが、工程が簡 単であるが、必要に応じて基板コンタクト領域のオーバ サイズ値で調整するようにしてもよい。

【0026】本発明の請求項9では、請求項3に記載の ラッチアップ検証方法において、前記オーバーサイズ決 定工程は、前記半導体集積回路の各トランジスタ領域の 電流能力に応じて、オーバーサイズ値を決定するように 構成されていることを特徴とする。

【0027】かかる構成によれば、前記オーバーサイズ 決定工程は、各トランジスタ領域の電流能力に応じて、 オーバーサイズ値を決定するように構成しており、より 大きな電流を流すことができる場合には、ラッチアップ 端縁との距離が小さいほど、ラッチアップは発生しにく 10 現象が生じにくくなる。従って、トランジスタ領域のオ ーバサイズ値を小さくするか、基板コンタクト領域のオ ーバーサイズ値を大きくするようにすればよい。かかる 条件を考慮することにより、より高精度のラッチアップ 検証が可能となる。

> 【0028】本発明の請求項10では、請求項3に記載 のラッチアップ検証方法において、前記半導体集積回路 は、サリサイド配線構造を備え、前記基板コンタクト領 域が、ヴィアホールを介して前記半導体基板内にコンタ クトするヴィアホール含有コンタクト領域と、ヴィアホ 20 ールを介して前記半導体基板内にコンタクトすることな く基板表面に形成された表面コンタクト領域とからな り、前記オーバーサイズ決定工程は、前記基板コンタク ト領域が、ヴィアホール含有コンタクト領域であるか表 面コンタクト領域であるかを判断し、表面コンタクト領 域である場合には、オーバーサイズ値を縮小するように 構成されていることを特徴とする。

【0029】かかる構成によれば、サリサイド配線構造 を備えた半導体装置において、ヴィアホールをもたな い、前記基板コンタクト領域も、判定条件を変えて、判 定対象に加えたことを特徴とする。すなわち、本発明者 らは、サリサイド配線構造では、ヴィアホールをもたな い、前記基板コンタクト領域も、ラッチアップ防止に大 きく役立つことを発見し、この点に鑑みてなされたもの である。またヴィアホールを形成しないコンタクト領域 は、ヴィアホールを形成する場合に比べてきわめて小さ な幅で形成することが可能であり、微細な領域に形成可 能であることから、きわめて有効であり、このような "表面コンタクト領域"を導入するとともに、これを考 慮して、ラッチアップ検証を行うことにより、より高精

【0030】本発明の請求項11では、請求項1または 請求項2記載のラッチアップ検証方法において、オーバ ーサイズ値データベースが、前記半導体集積回路の各ト ランジスタ領域の構造または電気的特性をパラメータと する関数で構成されており、前記関数によりオーバーサ イズ値を決定することを特徴とする。

度でかつ占有面積の小さいコンタクト構造を得ることが

可能となる。

【0031】本発明の請求項12では、請求項1または 請求項2記載のラッチアップ検証方法において、オーバ 50 ーサイズ値データベースが、前記半導体集積回路の各ト

ランジスタ領域の構造または電気的特性からなるパラメ ータを含む表で構成されており、前記表によりオーバー サイズ値を決定することを特徴とする。

【0032】かかる構成によれば、オーバーサイズ値デ ータベースを、前記半導体集積回路の各トランジスタ領 域の構造または電気的特性をパラメータとする関数ある いは表で構成しており、この関数によりきわめて容易に オーバーサイズ値を決定することが可能となる。

【0033】本発明の請求項13では、請求項1または 請求項2記載のラッチアップ検証方法において、前記オ ーバーサイズ値が水平方向と垂直方向で異なることを特 徴とする。

【0034】本発明の請求項14では、請求項1または 請求項2記載のラッチアップ検証方法において、オーバ ーサイズ値が水平方向における左右または垂直方向にお ける上下で異なるオーバーサイズ値であることを特徴と する。

【0035】かかる構成によれば、前記オーバーサイズ 値が水平方向と垂直方向、あるいは水平右方向と水平左 方向と垂直上方向と垂直下方向で異なるように設定して 20 いる。すなわち、たとえばトランジスタ領域の、チャネ ル幅方向と、チャネル長方向とでは、安全圏が異なり、 チャネル長方向のほうがチャネル幅方向に比べて、オー パサイズ値は小さい。このように方向を考慮して、オー パサイズ値を決定することにより、より高精度のラッチ アップ検証が可能となる。

【0036】本発明の請求項15のラッチアップ検証装 置では、半導体基板上に形成される半導体集積回路のレ イアウトデータから、ウエル領域とトランジスタ領域と サイズ値を個々に設定する工程を順次実行することによ り、レイアウトデータのラッチアップ検証を実行するよ うに構成されたことを特徴とする。

【0037】本発明の請求項16では、請求項15に記載 のラッチアップ検証装置において、オーバーサイズ値を 格納するデータベースと、前記レイアウトデータから、 ウエル領域を抽出する第1の抽出手段と、前記レイアウ トデータから、トランジスタ領域を抽出する第2の抽出 手段と、前記レイアウトデータから、基板コンタクト領 域を抽出する第3の抽出手段と、前記第1乃至第3の抽出 手段より得られた前記抽出情報に基づいて、前記データ ベースを参照してオーバーサイズ値を決定する決定手段 と、前記オーバーサイズ値に基づいてオーバーサイズ領 域を画定する画定手段と、前記画定手段で画定されたオ ーパーサイズ領域内にトランジスタ領域が含まれている か否かを判定することによりラッチアップ検証を実行す る検証手段とを含むことを特徴とする。

【0038】本発明の請求項17では、請求項16記载 のラッチアップ検証装置において、前記決定手段は、前 記半導体集積回路の各トランジスタ領域の構造または電 50 検証方法のフローチャートを示す図である。

気的特性に基づいて、オーバーサイズ値を決定するよう に構成されていることを特徴とする。

【0039】本発明の請求項18では、請求項17に記 哉のラッチアップ検証装置において、前記決定手段は、 前記トランジスタ領域と前記ウェル領域と前記基板コン タクト領域との位置関係にもとづいて、オーバーサイズ 値を決定するように構成されていることを特徴とする。 【0040】本発明の請求項19では、 請求項18に

記載のラッチアップ検証装置において、前記決定手段 10 は、前記ウエル領域と前記トランジスタ領域の距離にも とづいて、オーバーサイズ値を決定するように構成され ていることを特徴とする。

【0041】本発明の請求項20では、請求項18に記 載のラッチアップ検証装置において、前記決定手段は、 前記ウエル領域と前記基板コンタクト領域との距離にも とづいて、オーバーサイズ値を決定するように構成され ていることを特徴とする。

【0042】本発明の請求項21では、請求項17に記 † 競のラッチアップ検証装置において、前記決定手段は、 トランジスタ領域の大きさを考慮して、オーバーサイズ 値を決定するように構成されていることを特徴とする。 【0043】本発明の請求項22では、請求項16に記 戯のラッチアップ検証装置において、前記決定手段は、 トランジスタ領域のゲート幅およびまたはゲート長を考 慮して、オーバーサイズ値を決定するように構成されて いることを特徴とする。

【0044】本発明の請求項23では、請求項16に記 載のラッチアップ検証装置において、前記決定手段は、 前記半導体集積回路の各トランジスタ領域の電流能力に 基板コンタクト領域の各抽出情報に基づいて、オーバー 30 応じて、オーバーサイズ値を決定するように構成されて いることを特徴とする。

> 【0045】本発明の請求項24では、請求項15また は請求項16記載のラッチアップ検証装置において、前 記データベースが、前記半導体集積回路の各トランジス 夕領域の構造または電気的特性をパラメータとする関数 で構成されており、前記関数によりオーバーサイズ値を 決定することを特徴とする。

【0046】本発明の請求項25では、請求項15また は請求項16記载のラッチアップ検証装置において、オ 40 ーパーサイズ値データベースが、前記半導体集積回路の 各トランジスタ領域の構造または電気的特性からなるパ ラメータを含む表で構成されており、前記表によりオー バーサイズ値を決定することを特徴とする。

【0047】このようなラッチアップ検証装置では、高 精度のラッチアップ検証を行うことが可能となる。

[0048]

【発明の実施の形態】以下、本発明の一実施形態につい て、図1から図3を用いて説明する。

【0049】図1は、本実施形態におけるラッチアップ 図1の入

11

カレイアウトデータD1は、図2にレイアウトデータ図 を示すように、ウエル境界1、ソース側トランジスタ領 域2、ドレイン側トランジスタ領域3、基板コンタクト 領域4、5などの位置、大きさ、導電型、キャリア濃度 などが、含まれている。また、図3は、オーバーサイズ 領域画定工程により、基板コンタクト領域 4 を拡大した オーバーサイズ基板コンタクト領域6、基板コンタクト 領域5を拡大したオーバーサイズ基板コンタクト領域7 が得られ、これらの領域に含まれないトランジスタ領域 域8として検証するものである。

【0050】まず、ステップS1により、前記入力レイ アウトデータD1からウエル領域を抽出する。前記ステ ップS1により、ウエル境界1が抽出される。

【0051】次に、ステップS2により、前記入力レイ アウトデータD1からトランジスタ領域を抽出する。前 記ステップS2により、ソース側トランジスタ領域2と ドレイン側トランジスタ領域3が抽出される。

【0052】さらにその次に、ステップS3により、前 記入力レイアウトデータD1から基板コンタクト領域4 20 プS1により、ウエル境界11が抽出できる。 と基板コンタクト領域5を抽出する。

【0053】ステップS4では、前記ステップS1と前 記ステップS2と前記ステップS3にて得られた抽出情 報から、個々の位置関係を判定する。前記ステップS4 により、基板コンタクト領域4はウエル境界1から近い 基板コンタクト領域、基板コンタクト領域5はウエル境 界1から遠い基板コンタクト領域と判定する。ここでは あるしきい値を境として近い基板コンタクト領域と遠い 基板コンタクト領域との2つに分類する。

【0054】次に、ステップS5により、基板コンタク ト領域4のオーバーサイズ値をR1、基板コンタクト領 域5のオーバーサイズ値をR2に決定する。(R1>R2) 前記ステップS5にて決定されたオーバーサイズ値に て、ステップS6にて、オーバサイズ領域画定を画定す る(以下"オーバーサイズを実行する"とする)。前記 ステップS6の実行結果を表す概念図が、図3のレイア ウトデータの図である。

【0055】次にステップS7により、ラッチアップ検 証を行なう。オーバーサイズ実行後の基板コンタクト領 域6とオーバーサイズ実行後の基板コンタクト領域7と 40 ソース側トランジスタ領域2とドレイン側トランジスタ 領域3と論理演算を行なうことにより、オーバーサイズ 実行後の基板コンタクト領域6とオーバーサイズ実行後 の基板コンタクト領域7の領域外に存在するエラートラ ンジスタ領域8を、ラッチアップ検証データD2として 出力する。

【0056】以上のように本実施形態によれば、ステッ プS1からステップS7までの処理を実行したことによ り、ウェル領域境界1から近い基板コンタクト領域のほ うが遠い基板コンタクト領域に比べてオーバーサイズ値 50

を大きく設定するなど、オーバーサイズ値を個々に設定 して、オーパーサイズを実行できるので、ラッチアップ 検証を高精度に実行することが可能となる。

【0057】以下、本発明の第2の実施形態について、 図4から図6を用いて説明する。

【0058】図4の入力レイアウトデータD3にあたる ものは、図5のレイアウトデータの図である。図5の1 1はウエル境界、12はソース側トランジスタ領域、1 3はドレイン側トランジスタ領域、14はソース側トラ を、ラッチアップ検証実行によりエラートランジスタ領 10 ンジスタ領域、15はドレイン側トランジスタ領域、1 6は基板コンタクト領域である。また、図6の17はソ ース側トランジスタ領域12とドレイン側トランジスタ 領域13をオーバーサイズ工程実行後のオーバーサイズ トランジスタ領域、18は基板コンタクト領域16をオ ーパーサイズ工程実行後の基板コンタクト領域、19は ラッチアップ検証実行後のエラートランジスタ領域であ る。

> 【0059】まず、ステップS1により、前記入力レイ アウトデータD3のウエル領域を抽出する。前記ステッ

【0060】次に、ステップS2により、前記入力レイ アウトデータD3のトランジスタ領域を抽出する。前記 ステップS2により、ソース側トランジスタ領域12と ドレイン側トランジスタ領域13とソース側トランジス 夕領域14とドレイン側トランジスタ領域15とが抽出 できる。

【0061】その次に、ステップS3により、前記入力 レイアウトデータD3の基板コンタクト領域16を抽出 する。

【0062】ステップS41では、前記ステップS2に て得られた抽出情報から、トランジスタ領域の大きさを 判定する。前記ステップS41により、ソース側トラン ジスタ領域12とドレイン側トランジスタ領域13は、 大きなトランジスタ領域であると判定する。ここではあ るしきい値を境として大きいトランジスタ領域と小さい トランジスタ領域との2つに分類する。(トランジスタ サイズによる判定)次に、ステップS42では、前記ス テップS1と前記ステップS3にて得られた抽出情報か ら、個々の位置関係を判定する。前記ステップS42に より、基板コンタクト領域16はウエル境界11から近 い基板コンタクト領域と判定する。

【0063】ステップS51では、ソース側トランジス タ領域12とドレイン側トランジスタ領域13のオーバ ーサイズ値をトランジスタサイズの大きい領域用として R3と決定する。

【0064】次に、ステップS52では、基板コンタク ト領域16がウエル境界11から近い基板コンタクト領 域であるとして、オーバーサイズ値をR1 (R3<R1) に決定する。

【0065】前記ステップS51および前記ステップS

52にて決定されたオーバーサイズ値にて、ステップS 6にて、ソース側トランジスタ領域12とドレイン側ト ランジスタ領域13と基板コンタクト領域16のオーバ ーサイズ工程を実行し、オーバーサイズ領域を画定す る。前記ステップS6の実行結果を表す概念図が、図6 のレイアウトデータの図である。

【0066】次にステップS7により、ラッチアップ検 証を行なう。ソース側トランジスタ領域14とドレイン 側トランジスタ領域15とオーバーサイズ工程実行後の 板コンタクト領域18と論理演算を行なうことにより、 前記オーバーサイズ工程実行後の基板コンタクト領域1 8の領域外に存在するエラートランジスタ領域19を、 ラッチアップ検証データD4に出力する。

【0067】以上のように本実施形態によれば、ステッ プS1からステップS7までの処理を実行したことによ り、トランジスタ領域の大きさと、ウェル端縁からの距 離に応じてオーバーサイズ値を個々に設定して、オーバ ーサイズ工程を実行しているため、ラッチアップ検証を 高精度に実行することが可能となる。

【0068】以下、本発明の第3の実施形態について、 図7から図9を用いて説明する。

【0069】図7の入力レイアウトデータD5にあたる ものは、図8のレイアウトデータの図である。図8の2 1はウエル境界、22はソース側トランジスタ領域、2 3はドレイン側トランジスタ領域、24はソース側トラ ンジスタ領域、25はドレイン側トランジスタ領域、2 6は基板コンタクト領域である。また、図9の27はソ ース側トランジスタ領域22とドレイン側トランジスタ 域、28は基板コンタクト領域26をオーバーサイズエ 程実行後の基板コンタクト領域、29はラッチアップ検 証実行後のエラートランジスタ領域である。

【0070】まず、ステップS1により、前記入力レイ アウトデータD5のウエル領域を抽出する。前記ステッ プS1により、ウエル境界21が抽出できる。

【0071】次に、ステップS2により、前記入力レイ アウトデータD5のトランジスタ領域を抽出する。前記 ステップS2により、ソース側トランジスタ領域22と ドレイン側トランジスタ領域23とソース側トランジス 40 タ領域24とドレイン側トランジスタ領域25とが抽出 できる。

【0072】その次に、ステップS3により、前記入力 レイアウトデータD5の基板コンタクト領域26を抽出 する。

【0073】ステップS43では、前記ステップS1と 前記ステップS2にて得られた抽出情報から、トランジ スタ領域の位置関係を判定する。ここではあるしきい値 を境としてウエル領域 21 から遠いトランジスタ領域と 近いトランジスタ領域との2つに分類する。 (ウェル領

域からの距離による判定) 前記ステップS43により、 ソース側トランジスタ領域22とドレイン側トランジス 夕領域23は、ウエル領域21から遠いトランジスタ領 域と判定する。

【0074】次に、第2の実施形態と同じステップS4 2では、前記ステップS1と前記ステップS3にて得ら れた抽出情報から、個々の位置関係を判定する。ここで はあるしきい値を境としてウエル境界21から近い基板 コンタクト領域と遠い基板コンタクト領域との2つに分 トランジスタ領域17とオーバーサイズ工程実行後の基 10 類する。 (コンタクト位置による判定) 前記ステップ S 42により、基板コンタクト領域26はウエル境界21 から近い基板コンタクト領域と判定する。

> 【0075】ステップS53では、ソース側トランジス 夕領域22とドレイン側トランジスタ領域23のオーバ ーサイズ値をR4と決定する。

【0076】次に、第2の実施形態と同じステップS5 2では、基板コンタクト領域26のオーバーサイズ値を R1に決定する。

【0077】前記ステップS53および前記ステップS 20 52にて決定されたオーバーサイズ値にて、ステップS 6にて、ソース側トランジスタ領域22とドレイン側ト ランジスタ領域23と基板コンタクト領域26のオーバ ーサイズ工程を実行する。前記ステップS6の実行結果 を表す概念図が、図9のレイアウトデータの図である。 【0078】次にステップS7により、ラッチアップ検 証を行なう。ソース側トランジスタ領域22とドレイン 側トランジスタ領域23とオーバーサイズ工程実行後の トランジスタ領域27とオーバーサイズ工程実行後の基 板コンタクト領域28と論理演算を行なうことにより、 領域23をオーバーサイズ工程実行後のトランジスタ領 30 前記オーバーサイズ工程実行後の基板コンタクト領域2 8の領域外に存在するエラートランジスタ領域29を、 ラッチアップ検証データD6に出力する。

> 【0079】以上のように本実施形態によれば、ステッ プS1からステップS7までの処理を実行したことによ り、トランジスタ領域および基板コンタクト領域のウェ ル領域からの距離を考慮して、オーバーサイズ値を個々 に設定して、オーバーサイズを実行できるので、ラッチ アップ検証を高精度に実行することが可能となる。

【0080】以下、本発明の第4の実施形態について、 図10から図12を用いて説明する。

【0081】図10の入力レイアウトデータロ7にあた るものは、図11のレイアウトデータの図である。図1 1の入力データは、サリサイド構造を備えたプロセスで 設計されたデータである。図11の31はウエル境界、 32はソース側トランジスタ領域、33はドレイン側ト ランジスタ領域、34はコンタクトを備えていない表面 コンタクト領域、35はコンタクトを備えているヴィア ホール含有コンタクト領域である。

【0082】また、図12の36はコンタクトを備えて 50 いない基板コンタクト領域34をオーバーサイズ工程実 行後のオーバーサイズ表面コンタクト領域、37はオーパーサイズ工程実行後のオーバーサイズコンタクト含有コンタクト領域である。

【0083】まず、ステップS1により、前記入力レイアウトデータD7のウエル領域を抽出する。前記ステップS1により、ウエル境界31が抽出できる。

【0084】次に、ステップS2により、前記入力レイアウトデータD7のトランジスタ領域を抽出する。前記ステップS2により、ソース側トランジスタ領域32とドレイン側トランジスタ領域33とが抽出できる。

【0085】その次に、ステップS31により、前記入 カレイアウトデータD7より、サリサイド構造を考慮し てコンタクトを備えていない表面コンタクト領域34と コンタクトを備えているヴィアホール含有コンタクト領 域35を抽出する。

【0086】第1の実施形態と同じステップS4では、前記ステップS1と前記ステップS2と前記ステップS31にて得られた抽出情報から、個々の位置関係を判定する。ここではあるしきい値よりもウエル境界31からの距離が大きいか小さいかによって判断する。前記ステップS4により、表面コンタクト領域34はウエル境界31から近くかつコンタクトを備えていない基板コンタクト領域、コンタクトを備えている基板コンタクト領域35はウエル境界31から遠くかつコンタクト領域35はウエル境界31から遠くかつコンタクトを備えているヴィアホール含有コンタクト領域と判定する。

【0087】次に、ステップS5により、コンタクトを備えていない表面コンタクト34のオーバーサイズ値をR5、コンタクトを備えているヴィアホール含有基板コンタクト領域5のオーバーサイズ値をR6に決定する。ここではR5>R6である。

【0088】前記ステップS5にて決定されたオーバーサイズ値にて、ステップS61にて、サリサイド構造を考慮したオーバーサイズ工程を実行する。前記ステップS61の実行結果を表す概念図が、図12のレイアウトデータの図である。

【0089】次にステップS7により、ラッチアップ検証を行なう。ソース側トランジスタ領域32とドレイン側トランジスタ領域33とオーバーサイズ工程実行後の、オーバーサイズ表面コンタクト領域36とオーバーサイズヴィアホール含有コンタクト領域37と論理演算 40を行なうことにより、前記オーバーサイズヴィアホール含有コンタクト領域36と前記オーバーサイズヴィアホール含有コンタクト領域37の領域外に存在するエラートランジスタ領域を/ラッチアップ検証データD8に出力する。

【0090】以上のように本実施形態によれば、ステップS1からステップS7までの処理を実行したことにより、コンタクトの位置およびヴィアホールを含有しているか否かによってオーバーサイズ値を個々に設定して、オーバーサイズを実行できるので、ラッチアップ検証を高精度に実行することが可能となる。

【0091】なお、前記実施形態において、トランジスタ領域をPMOSトランジスタ、基板コンタクト領域をN型拡散領域としたが、それぞれ、PMOSトランジスタをNMOSトランジスタ、N型拡散領域をP型拡散領域としてもよい。

【0092】なお、第1の実施形態において、ステップ S5のオーバーサイズ値データベースと、第2の実施形態において、ステップS51とステップS52のオーバーサイズ値データベースと、第3の実施形態において、 10 ステップS52とステップS53のオーバーサイズ値データベースと、第4の実施形態において、ステップS5のオーバーサイズ値データベースをディジタル表示による表形式としたが、アナログ表示による関数を使用して、オーバーサイズ値を決定するステップとしてもよい。

【0093】また、前記実施形態では、オーバーサイズ値が、水平方向と垂直方向で同一であったが、水平方向と垂直方向で異なるオーバーサイズ値であってもよい。 【0094】また、前記実施形態では、判定結果を2段階に分けたが、判定結果を3段階以上に増やすようにしてもよく、これによりより高精度の判定結果が得られることは言うまでもない。

【0095】なお、第1の実施形態における、ステップ S5のオーバーサイズ値データベースと、第2の実施形態における、ステップS51とステップS52のオーバーサイズ値データベースと、第3の実施形態における、ステップS52とステップS53のオーバーサイズ値データベースと、第4の実施形態における、ステップS5のオーバーサイズ値データベースとはいずれもディジタル表示による表形式としたが、アナログ表示による関数を使用して、オーバーサイズ値を決定するステップとしてもよい。

【0096】次に本発明の第5の実施形態として、図14に示すように、判定結果を多数段にするとともに、ウェル境界51を境にN型ウェル領域内に形成されるP+トランジスタ領域58、P型基板表面に形成されるN+トランジスタ領域59との両方について、N型基板コンタクト領域53、54とP型基板コンタクト領域56、57とにたいし、それぞれウェル境界51からの距離、導電型、各トランジスタ領域の水平方向であるか、垂直方向であるかなどを考慮して個々にオーバーサイズ値を決定している。図中一例として具体的な数値を示している。矢印の外側を囲む領域がオーバーサイズ領域である。

【0097】前記実施例では、個々の領域について考察したが、次に本発明の第6及び第7の実施形態として、DRAMなどにおける多数列のトランジスタアレイを配列した構造について説明する。図15は第6の実施形態のレイアウトデータを示す図である。図15において41はウエル境界、42は基板コンタクト領域、43はソース50側トランジスタ領域、44はドレイン側トランジスタ領域

域である。ここで基板コンタクト領域42は1.8μmピ ッチでトランジスタ2個あたり1つづつ設けられてい る。また、図16は第7の実施形態のレイアウトデータ を示す図であり、ここで基板コンタクト領域42は5. 4μmピッチでトランジスタ6個あたり1つづつ設けら れている。

【0098】コンタクトピッチと耐圧との関係を実際に 測定した結果を図17に示す。横軸はピッチ縦軸は任意 値である。Rfは規格値を示し、この規格値よりも耐圧が 大きくなるようにオーバサイズ値を決定すればよいこと がわかる。この図から基板コンタクトピッチは9トラン ジスタまで有効であることがわかる。 また図18は基 板コンタクトピッチは一定 (6トランジスタ) にし、ト ランジスタ領域の幅を変化させた場合について、幅と耐 圧との関係を実際に測定した結果である。横軸はトラン ジスタ幅(上段WPはP型トランジスタ領域の場合、下段W NはN型トランジスタ領域の場合)である。Rfは規格値を 示し、この規格値よりも耐圧が大きくなるようにトラン ジスタ幅ごとにオーバサイズ値を決定すればよいことが わかる。

【0099】なお、第4の実施形態において、サリサイ ド構造を考慮したが、サリサイド構造を備えるレイアウ トデータにおいて、第1の実施形態及び第2の実施形態 及び第3の実施形態にてサリサイド構造を考慮した場合 にも、より高精度の判定結果が得られることは言うまで もない。ヴィアホールの有無と耐圧との関係を測定した 結果を図19および図20に示す。図中に白抜きはヴィアホ ールなしコンタクト領域すなわち、表面コンタクト領域 の場合、黒途り部分はヴィアホールあり、コンタクト領 域すなわち、ヴィアホール含有コンタクト領域の場合に 30 イアウトデータの図 ついての耐圧を測定した結果である。

【0100】図19及び図20はコンタクトピッチとし これと耐圧との関係を実際に測定した結果を示す図であ る。横軸はピッチ縦軸は任意値である。Rfは規格値を示 し、この規格値よりも耐圧が大きくなるようにオーバサ イズ値を決定すればよい。図19はVDD3端子の場合、図 20はVDD端子の場合である。これらの結果からヴィア ホールの有無、基板コンタクトピッチに差はなくすべて 規格値Rf以上であり、十分な耐圧を示していることがわ かる。

[0101]

【発明の効果】以上のように本発明は、レイアウトデー タに対するラッチアップ検証を行なう場合に、レイアウ トデータよりウエル領域とトランジスタ領域と基板コン タクト領域を抽出した後、前記領域の構造的条件あるい は使用条件により、オーバーサイズ値を個々に設定し て、オーパーサイズ工程を実行することにより、ラッチ アップ検証を高精度に実行することが可能になる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態におけるラッチアップ 50 11 ウエル境界

検証方法のフローチャートを示す図

【図2】本発明の第1の実施形態の説明に使用したレイ アウトデータの図

【図3】本発明の第1の実施形態の説明に使用したレイ アウトデータの図

【図4】本発明の第2の実施形態におけるラッチアップ 検証方法のフローチャートを示す図

【図5】本発明の第2の実施形態の説明に使用したレイ アウトデータの図

【図6】本発明の第2の実施形態の説明に使用したレイ アウトデータの図

【図7】本発明の第3の実施形態におけるラッチアップ 検証方法のフローチャートを示す図

【図8】本発明の第3の実施形態の説明に使用したレイ アウトデータの図

【図9】本発明の第3の実施形態の説明に使用したレイ アウトデータの図

【図10】本発明の第4の実施形態におけるラッチアッ プ検証方法のフローチャートを示す図

【図11】本発明の第1の実施形態の説明に使用したレ イアウトデータの図

【図12】本発明の第1の実施形態の説明に使用したレ イアウトデータの図

【図13】従来のラッチアップ検証方法のフローチャー トを示す図

【図14】本発明の第5の実施形態の説明に使用したレ イアウトデータの図

【図15】本発明の第6の実施形態を示す図

【図16】本発明の第7の実施形態の説明に使用したレ

【図17】コンタクトピッチと耐圧との関係を測定した 結果を示す図

【図18】トランジスタ幅と耐圧との関係を測定した結 果を示す図

【図19】コンタクト領域におけるヴィアホールの有無 と耐圧との関係を測定した結果を示す図 (VDD3端子の場 合)

【図20】コンタクト領域におけるヴィアホールの有無 と耐圧との関係を測定した結果を示す図(VDD端子の場 40 合)

【符合の説明】

- ウエル境界
- 2 ソース側トランジスタ領域
- ドレイン側トランジスタ領域
- 4 基板コンタクト領域
- 5 基板コンタクト領域
- オーバーサイズ基板コンタクト領域
- オーバーサイズ基板コンタクト領域
- エラートランジスタ領域

- 12 ソース側トランジスタ領域
- ドレイン側トランジスタ領域
- ソース側トランジスタ領域
- ドレイン側トランジスタ領域 15
- 16 基板コンタクト領域
- オーバーサイズトランジスタ領域 17
- 18 オーバーサイズ基板コンタクト領域

19


- 19 エラートランジスタ領域
- 21 ウエル境界
- 22 ソース側トランジスタ領域
- 23 ドレイン側トランジスタ領域
- 24 ソース側トランジスタ領域
- ドレイン側トランジスタ領域 25
- 26 基板コンタクト領域
- 27 オーバーサイズトランジスタ領域
- 28 オーバーサイズ基板コンタクト領域
- 29 エラートランジスタ領域

- 31 ウエル境界
- 32 ソース側トランジスタ領域
- 33 ドレイン側トランジスタ領域
- 34 表面コンタクト領域(コンタクトを備えていない 基板コンタクト領域)
- 35 ヴィアホール含有コンタクト領域(コンタクトを 備えている基板コンタクト領域)
- 36 オーバーサイズ表面コンタクト領域
- 37 オーバーサイズヴィアホール含有コンタクト領域


10 コンタクト領域

- 41 ウエル境界
- 42 基板コンタクト領域
- 43 ソース側トランジスタ領域
- 44 ドレイン側トランジスタ領域
- 51 ウエル境界
- 52、53、54 基板コンタクト領域
- 55、56、57 基板コンタクト領域


[図1]




【図2】




[図3]




【図4】




【図5】





【図7】



【図6】









【図15】


【図16】




【図17】



【図18】



[図19]



[図20]

